# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

654) THIN-FILM TRANSISTOR

(43) 12.9.1988 (19) JP (11) 63-219172 (A)


(21) Appl. No. 62-52418 (22) 6.3.1987

(71) HOSIDEN ELECTRONICS CO LTD (72) SHIGEO AOKIO)

(51) Int. Cl. H01L29 78.H01L27/12

PURPOSE: To allow a semiconductor layer to be roughly similar to a gate insulating film in terms of thermal expansion factor and to obtain a transistor capable of excellent performance by a method wherein the semiconductor layer and the gate insulating film are both built of an amorphous silicon carbide.

CONSTITUTION: A semiconductor layer 18 situated between a source electrode 12 and a drain electrode 13 is constituted of an amorphous silicon carbide a-Si<sub>1-x</sub>C<sub>x</sub> with its curbon quantity (x) not more than 0.2. On the other hand, a gate insulating film 19 is also made of an amorphous silicon carbide a-Si<sub>1-x</sub>'C<sub>x</sub>' with its carbon quantity x' not less than the carbon quantity (x) in the semiconductor layer 18. Conductivity, which is lower when the carbon rate is higher, may be regulated within a range of 10-9-10-16(Ωcm)-1. The semiconductor layer 18 and the gate insulating film 19 are nearly equal in terms of thermal expansion factor because they are built of similar materials, which ensures an excellent behavior.



11: substrate. 16: gate electrode

## @ 公開特許公報(A) 昭63-219172

. @ Int,Cl.⁴ . H 01 L 29/78 識別記 3 1 1 庁内整理番号 B-8422-5F 7514-5F ⊕公開 昭和

988) 9月12日

審査請求 未請求 発明の数 1 (全3頁)

◎発明の名称

薄膜トランジスタ

②特 頤 昭62-52418

**愛出 顧 昭62(1987)3月6日** 

63条 明 者 青 木

茂 雄

大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

60発明者 鞠 節

育弘

大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

⑪出 願 人

星電器製造株式会社

大阪府八尾市北久宝寺1丁目4番33号

①代理人 弁理士草野 卓

明 粗 售

1. 発明の名称

薄膜 トランジスタ

2. 特許請求の範囲

(i) ソース電極及びドレイン電極間に半導体層 が形成され、その半導体層と接してゲート絶縁膜 が形成され、そのゲート絶縁膜と接してゲート電 極が形成された薄膜トランジスタにおいて、

上記ゲート絶縁膜はカーボンの母xが上記半導体層のそれよりも多いアモルファス炭化シリコンよりなることを特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

「産業上の利用分野」

この発明は例えばアクティブ液晶表示素子における画素電極に対するスイッチ索子として使用される薄限トランジスタに関する。

「従来の技術」

従来のこの種の薄膜トランジスタは例えば第3

図に示すように、ガラスなどの絶縁基板 1 1 上に 互に離されてソース電極 1 2 及びドレイン電極 13 が例えば透明導電膜で形成され、これらソース電 極 1 2 及びドレイン電極 1 3 間にわたってアモル ファスシリコンの半導体 層 1 4 が基板 1 1 上に形 成されている。半導体 層 1 4 が基 位 2 リコン Si N<sub>x</sub> や二酸 化シリコン Si O<sub>x</sub> などのゲート絶縁 股 1 5 が形成され、そのゲート絶縁 膜 1 5 上に例え ばアルミニウムのゲート電極 1 6 が形成されてい る。なおソース電極 1 4 、ドレイン電極 1 5 と半 導体層 1 6 との間にそれぞれオーミック接触層 21・ 2 2 が形成されている。

このように従来においては一般に半導体層 1 4 とゲート絶縁限 1 5 とは異物質が用いられている。このためこれら半導体層 1 4 とゲート絶縁限 1 5 との間に無影張係数の差が存在し、界面準位が大きく、良好な薄膜トランジスタが得られなかった。「問題点を解決するための手段」

この発明によれば薄胶トランジスクの半斑体形 はアモルファス炭化シリコンa-Si<sub>1-xCx</sub> よりなり、

<del>---</del>353---

•

半導体層のうちょより多いものとされ、半導体層 より調電率が十分小とされてあ

このようにこの発明の薄膜ト クスタにおいては半導体層とゲート絶縁膜とが同材で構成されているため、これら間に熱膨張係数の差が存在しないため、良好に動作する薄膜トランジスタが得られる。

#### 「实施例」

第1図はこの発明による薄膜トランジスタの実 旋例を示し、第3図と対応する部分には同一符号 を付けてある。

この発明においてはソース電極12及びドレイン電極13間にわたって形成される半近体層18はアモルファス炭化シリコンa-Si,--xCxで構成され、そのカーボン量xを0.2以下として導電率が例えば10-1~10-1\*(Ω cm)-1程度のものとされる。

半導体層18と接して形成されるゲート絶縁膜

3

また第2図にはアモルファス炭化シリコンのカーボン量×に対する混電率も示しており、カーボン量×を増加する程、33電率が低下し、カーボン量×により運電率を10-10(Ω cm)-1と大幅に制御することができることが理解される。この例では半導体層18のカーボン量は例えば10%程度とし、ゲート絶縁膜19のカーボン量は50%程度とする。

また、第4図に示すようにアモルファス炭化シリコンにポロン(B) 等皿族またはリン(P) 等 V 度元素をドープすることにより、価電子制御を行い望みの導電率のa-Si,-\*C\* を得ることが出来る。第4図で黒丸は暗導電率、白丸は光導電率を示す。なお、薄膜トランジスタの半乳体層として一般に用いられている水素化アモルファスシリコン

に用いられている水素化アモルファスシリコン a-SiH の母電率は 1 0 - \*~ 1 0 - ' '(Ω ca) - ' である。

上立においてはこの発明はスタガ構造でゲート 電極が上側に位置したトップゲート形の薄膜トラ ンジスタに適用したが、スタガ構造でゲート電極 は半異体形 1 8 のカーボン見 x よりも夫、例えば 0.2 < x < 0.9 5 とされ、その調査率は例えば 1 0 \*\*\*(Ω cs) \*\* とされる。

このようにアモルファス炭化シリコンの半週体 別18とゲート絶縁脱19とを形成するには、これらを例えばSiB.がスとCiBiガスとを用いてフラズマCVD(化学的気相成長法)により形成して、その際のSiB.がスとCiBiガスとの違風比を調御する場合はSiB.がスとのまり半週体を18を形成する場合はSiB.がスの比率を少なくする。CiB.がスと(SiB.+CiB.)がスとの違量比に対する、形成されたアモルファスとしたは、対する、形成されたアモルファスとにより例えば第2図に示すよびに、10 \*\*~10 \*\*(Q ca) \*

4

が下側に位置したボトムゲート形の薄膜トランジスタや、コブラナ構造の薄膜トランジスタにも適用することができる。


#### 「発明の効果」

以上述べたようにこの発明の薄膜トランジスタによれば半導体圏とゲート絶縁膜とが同一材で構成されているため、これらの無影張係数がほぼ等しいものとなり良好に動作するものが得られる。 その製造も前述したように同一ガス系で流量比のみを制御すればよく、製造が容易であり、しかも半導体圏とゲート絶縁膜との界面特性が良好なものが得られる。


### 4. 図面の簡単な説明

第1図はこの発明による薄膜トランジスタの一例を示す断面図、第2図はCzHz/(SiHa+CzHz)及びカーボン量に対するアモルファス炭化シリコンの 専電率の例を示す図、第3図は従来の薄膜トランジスタを示す断面図、第4図はリン(P) またはボロン(B) のドープ量に対するa-Si1-zCx の光導電率及び暗導電率を示す図である。


## か 1 図



## か 2 図



カ 3 図



**为 4 図** 

